

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 10270455 A

(43) Date of publication of application: 09.10.98

(51) Int. CI

H01L 21/324 H01L 21/20 H01L 21/322

(21) Application number: 09073398

(22) Date of filing: 26.03.97

(71) Applicant:

TOSHIBA CORP

(72) Inventor:

COPYRIGHT: (C)1998,JPO


SEKIHARA AKIKO

(54) MANUFACTURE OF SEMICONDUCTOR **SUBSTRATE**

(57) Abstract:

PROBLEM TO BE SOLVED: To optimize the bulk micro defect(BMD) density and improve the mechanical strength by heat treating so as to meet specified equation of the treating temp. and time.

SOLUTION: The low temp. heat treatment is applied at a lower temp, for a long time or at a higher temp,, for a short time. At esp. regions A, a stable control is possible over a wide range of 1x1010 BMDs/cm3 or less. BMD formed at the heat treated regions A is smaller than that at regions B and has a low probability of the punch-out dislocation or laminate defect. BMD formed at the heat treated regions A can be stably controlled and the substrate mechanical strength hardly reduces with taking account of the sec. defects such as punchout dislocation. The region A is defined by $\log_{10}t^3(4.091\times10^{-7})T^3-(6.573\times10^{-4})T^2+0.3478T-59.72$ The bolded line A is derived by approximating with polynomials contour-lines at an experimentally obtd. BMD density of 1x1010 defects/cm3.



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-270455

(43)公開日 平成10年(1998)10月9日

(51)	Int	CT 8
1317	ши	· _1.

識別記号

FΙ

H01L 21/324 21/20

21/322

H01L 21/324 21/20 Х

21/322

Y

審査請求 未請求 請求項の数9 OL (全 9 頁)

(21)出願番号

特願平9-73398

(71) 出願人 000003078

株式会社東芝

(22)出願日 平成9年(1997)3月26日

神奈川県川崎市幸区堀川町72番地

(72)発明者 関 原 章 子

神奈川県川崎市幸区堀川町72番地 株式会

社東芝川崎事業所内


(74)代理人 弁理士 佐藤 一雄 (外3名)

(54) 【発明の名称】 半導体基板の製造方法

(57) 【要約】

【課題】 特定の熱処理法を採用することによって、B MD密度の最適化と機械的強度の向上の双方にすぐれた 半導体基板を提供すること。

【解決手段】 ボロン濃度 1 × 1 0 ¹⁸ a t o m s / c m 3 以上、初期酸素濃度 7 × 1 0 ¹⁷ a t o m s / c m 3 (Old ASTM基準) 以上のP型シリコン基板に対して、温度 5 0 0 ℃~6 9 0 ℃の温度範囲において、熱処理温度 T ℃と時間 t h との関係が下記の条件 (A): log₁₀t ≥ (4.091 × 10 ⁻⁷) T³ − (6.573×10 ⁻⁴) T² + 0.3478T − 59.72 (A) を満足するような熱処理を行うことを特徴とする半導体基板の製造方法。



【特許請求の範囲】

【請求項1】ボロン濃度 1×10^{18} a $toms/cm^3$ 以上、初期酸素濃度 7×10^{17} a $toms/cm^3$ (01 d ASTM基準)以上のP型シリコン基板に対して、温度500%00%00%00 Cの温度範囲において、熱処理温度T%2 と時間th2の関係が下記の条件(A):

log₁₀t ≥ (4.091 ×10⁻⁷) T³ −(6.573×10⁻⁴) T² +0.3478T −59.72 (A) を満足するような熱処理を行うことを特徴とする、半導体基板の製造方法。

【請求項2】ボロン濃度1×10¹⁸atoms/cm³以上、初期酸素濃度7×10¹⁷atoms/cm³以上のP型シリコン基板上に単結晶シリコン層をエピタキシャル成長させたエピタキシャルウェーハに対し、前記熱処理を加えることを特徴とする、請求項1に記載の方法。

【請求項3】温度500℃~690℃の範囲の前記熱処理の後に、さらに温度900~1100℃の範囲での熱処理を行うことを特徴とする、請求項1または2に記載の方法。

【請求項4】前記P型シリコン基板が、ボロン濃度 1×20 $10^{18} \sim 3 \times 10^{19}$ a toms/cm³、初期酸素濃度 $7 \times 10^{17} \sim 2 \times 10^{18}$ a toms/cm³ を有する、請求項 $1 \sim 3$ のいずれか1 項に記載の方法。

【請求項5】ボロン濃度1×10¹⁸atoms/cm³以上、初期酸素濃度7×10¹⁷atoms/cm³以上のP型シリコン基板、または該シリコン基板を用いて作成したエピタキシャルウェーハに対し、温度500℃~690℃の範囲で、請求項1に示した範囲外の熱処理温度・時間条件の熱処理を複数回組み合わせることによって請求項1と同様の効果を得ることを特徴とする、半導 30体基板の製造方法。

【請求項6】低温熱処理(900°C以下)および/または中温熱処理(900°C~1100°C)をデバイス製造工程中またはウェーハ加工工程で行うことを特徴とする、請求項1~5のいずれか1項に記載の方法。

【請求項7】請求項1~6のいずれか1項に記載の方法 によって得られた半導体基板。

【請求項8】請求項 $1\sim6$ のいずれか1項に記載の方法によって得られたBMD密度 $1\times10^6\sim1\times10^{10}$ 個 $/cm^3$ を有する半導体基板。

【請求項9】請求項1~6のいずれか1項に記載の方法 によって得られた半導体基板を用いて製造された半導体 装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体基板およびこの基板を用いてなる半導体装置に関し、特に比較的高濃度のボロン(硼素)を含有するシリコンウェーハまたはP/P+ エピタキシャルウェーハの製造方法ならびにこれらのシリコンウェーハを用いた半導体装置に関するも

のである。

[0002]

【従来の技術および発明が解決しようとする課題】チョクラルスキー法(C Z 法)によって製造されたシリコン基板は基板中に格子間酸素を多量(過飽和)に含んでいる。過飽和の格子間酸素はデバイス製造工程中の熱処理によって析出し、微小な欠陥(bulk micro defect;以下、BMDという)を形成する。このBMDは金属不純物のゲッタリングサイトとして働くことが知られており、基板中に存在するBMDの不純物ゲッター能力を利用するIG(Intrinsic Gettering)法が広く用いられている。一方、BMDは素子活性層に存在すると素子特性を劣化させたり、密度が高すぎる場合には基板の機械強度を低下させるなどのマイナス面もあり、深さ方向プロフィルをも含めたBMD制御が必要となる。

【0003】BMDの形成過程は、低温熱処理(主として900℃以下)による析出核形成過程と、それに続く中温熱処理(主として900~1100℃)による析出核成長過程から成る。一般に低温熱処理が長くなるとBMDで度が増加し、中温熱処理が長くなるとBMDサイズが大きくなると考えられていた。

【0004】P/P+ エピウェーハは、表層完全化、ラッチアップの防止のためLSI用の基板として広く用いられている。P+ 基板にはCZ法で育成した高濃度ボロン含有基板が用いられるが、通常、ボロン濃度が高くなると酸素析出が起こり易くなり、BMD密度が高くなることが知られている。

【0005】すなわち、高濃度ボロン含有P+基板を用いたP/P+エピウェーハでは、ボロン低濃度の基板に比べて酸素析出が非常に起きやすくなり、そのため通常のデバイスプロセスにおいて高密度のBMDが形成されてしまい、BMDの密度を最適状態に制御することは困難であった。高密度のBMDが形成されると基板の機械強度が劣化し、スリップが発生しやすくなるという問題があり、BMDを制御する手法が求められていた。

【0006】このように、半導体デバイス用ウェーハの製造プロセスにおいては、機械強度及びゲッタリングの観点からBMD制御が重要となる。しかしながら、上述したように、P/P+ エピウェーハでは、ボロンを高濃度(1×10¹⁸ a t o m s/c m³以上)に含むP+基板を用いるため、酸素析出が極めて容易に起きるので、BMD密度やサイズを最適状態に制御することは困難であった。例えば、デバイスプロセス中の熱工程でBMDが多発すると基板の機械強度が劣化し、スリップ発生による歩留まり低下の問題があった。

【0007】BMDの発生を抑制するには、低酸素濃度の基板を使用することが考えられるが、基板酸素濃度によりBMDを精度よく制御するのは必ずしも容易ではない。たとえば、BMDを抑制するに十分なくらいに酸素濃度を低下させると、逆にBMD密度が低くなりすぎて

4

ゲッター能力低下によるデバイス不良が問題となるなど、基板酸素濃度の低減によってBMD密度を適正な値に保つのは、極めて困難であった。

【0008】このようにP/P+ エピウェーハにおいては、BMD密度の制御が困難であったため、BMD密度の最適値が必ずしも明確ではなく、したがって、簡便に行えるBMD制御法の確立が望まれていた。

【0009】したがって、本発明は、上記のような特質を持つP/P+ エピウェーハについて、特定の熱処理法を採用することによって、BMD密度の最適化と機械的 10強度の向上の双方にすぐれた半導体基板を提供することを目的とするものである。

[0010]

【課題を解決するための手段】上述した目的を達成するために、本発明による半導体基板の製造方法は、ボロン濃度 1×10^{18} a toms/cm³以上、初期酸素濃度 7×10^{17} a toms/cm³ (Old ASTM基準)以上のP型シリコン基板に対して、温度 500 0 0 0 温度範囲において、熱処理温度 0 0 0 と時間 thとの関係が下記の条件(A):

log10t ≥ (4.091 ×10⁻⁷) T³ −(6.573×10⁻⁴) T² +0.3478T −59.72 (A) を満足するような熱処理を行うことを特徴とする。

【0011】上記の条件を満足する熱処理を基板製造プロセスのいずれかの段階において実施することによってBMD密度の最適化と機械的強度の向上の双方にすぐれた半導体基板を得ることができる。

【0012】さらに本発明は、上記の方法によって得られた半導体基板を用いた半導体装置を包含するものである。

[0013]

【発明の実施の形態】上述したように、本発明は、上記不等式(A)の関係を満足する熱処理を基板製造プロセスのいずれかの段階において実施することを本質的特徴としている。この熱処理の実施は、半導体基板の製造プロセスの特定の段階に限定されず、いずれの段階においても行うことによって同様の効果を得ることができる。

【0014】適用し得る半導体基板は、ボロン濃度 $1\times 1018\sim3\times10^{19}$ a t om s / cm 3 \sim 、初期酸素濃度 $7\times10^{17}\sim2\times10^{18}$ a t om s / cm 3 (0ld AS TM基準) のP型シリコン基板であり、最も典型的には、P/P+ エピウェーハがその対象となる。

【0015】本発明は、このような特質を持つP/P+ エピウェーハについて、所定の低温熱処理を加えること によってデバイスプロセス中に基板中に形成されるBM D密度を抑え、適切な密度に制御する方法を提供するも のである。

【0016】図1および図2は、P/P+ エピウェーハ に、拡散炉を用いて乾燥酸素雰囲気中で低温+中温の2 段階熱処理を加えた後、BMDをIRトモグラフ法によ 50

り評価した結果を示すものである。中温熱処理条件は1000℃、8時間に固定し、低温熱処理条件を変化させ、BMD密度の低温熱処理条件依存性を調べた結果、低温熱処理温度700℃では、熱処理時間が3時間を超えるとBMDが1×10¹⁰個/cm³以上に多発することが分かる。従来の通常のデバイスプロセスでは拡散工程、CVD工程などに600~800℃程度の熱処理が多用されており、これらの熱処理がBMD多発の要因となっていた。

【0017】一方、低温熱処理が700℃未満、とくに600℃および650℃の条件では、低温熱処理時間が長くなるにつれてBMD密度、サイズとも予想外に低下する現象が認められる。この低温熱処理条件依存性を利用することによって、700℃ではBMDが高密度に形成されるP/P+エピウェーハにおいても105~10個cm³という広い範囲でBMDを制御することが可能であることが分かった。また、BMD密度を最適化するだけでなく、そのサイズについても最適状態に制御することが可能である。

20 【0018】従来のP型ウェーハでは、低温熱処理時間が長くなるほど形成される析出核の密度が増加するためBMD密度も増加し、核形成が飽和状態に達した時点でBMD密度も飽和するものの、減少することはないと考えられていた(これについては、たとえば、応用物理第48巻第12号1126頁、1979年参照)。そして、本発明におけるように、低温熱処理を長時間化することによってBMD密度を予想外に低下させることができることは従来知られていなかった。

【0019】図3に、2段階熱処理後のBMD密度の低温熱処理温度及び時間に対する依存性を示す。図3では横軸が低温熱処理時間、縦軸が温度であり、BMD密度は等高線として表されている。ハッチングで示した部分はBMD多発(1×10¹⁰個/cm³以上)領域を意味する。図3に示すように、この場合の温度一時間領域は3つの領域に分けられる。BMD多発領域、低温・長時間領域A、高温・短時間の領域Bの3つである。図中の太線(A)はBMD多発領域と領域Aの境界線となるBMD密度1×10¹⁰個/cm³の等高線を多項式(A)によって近似的に表したものである。

【0020】P/P+ エピウェーハにおいて、BMDの多発を防止し、デバイスプロセスでのスリップ発生のない機械強度を確保するためには、低温熱処理としては比較的低温で長時間の熱処理(図3領域A)を行うか、比較的高温で短時間の熱処理(図3領域B)を行えばよいことがわかる。特に、領域AにおいてはBMDが1×1010個/cm³以下の広い範囲で安定した制御が可能であり、また、以下の理由からも領域Aに基づく処理が好ましい。

【0021】前記図2の評価結果において、BMDのサイズについて言及しているが、領域Aの熱処理によって

形成されたBMDは領域Bに比べてザイズが小さく、しかもパンチアウト転位や積層欠陥などの発生率が低いことがTEMによる観察で見出されている。このことは、領域Aの熱処理によって形成されたBMDは安定した制御が行えるのみならず、パンチアウト転位等の2次欠陥も考慮に入れると、基板機械強度の劣化が起こりにくい状態であることがわかる。

【0022】本発明はこのような低温かつ長時間処理の 領域Aの熱処理を適用することによってBMDを低レベ ルに制御しようとするものである。領域Aは下記に示す 10 式(A)によって規定される。

【0023】log10t <u>></u> (4.091 ×10⁻⁷) T³ -(6.573 ×10⁻⁴) T² +0.3478T -59.72 (A) 領域の境界となる太線 (A) は実験的に得られたBMD密度 1 × 1 0 10個/cm³ の等高線を多項式で近似することによって導出した。

【0024】前述したように、従来は、析出核形成熱処理は長時間化するほどBMD密度を増加させると考えられてきた。しかしながら、図1、2および3から明らかなように、P/P+エピウェーハでは核形成熱処理時間 20が増加するにつれて逆にBMD形成を抑制するという予想外の現象がみられるのである。

【0025】本発明はいかなる理論にも拘束されることを意図するものではないが、次のように推測することができる。まず、この現象を説明するために、BMDの形成を、析出核形成と析出核成長(BMD形成)の2段階に分けて考えてみる。析出核形成速度は格子間酸素の過飽和度と拡散係数に依存する。格子間酸素の過飽和度は温度が低いほど大きく、これは核形成を促進するが、一方で温度が低いと酸素の拡散が遅くなり、核成長速度が遅くなるため、トータルで見ると低温熱処理時の核形成速度はある温度でピークを持つことになる。

【0026】P/P+ エピウェーハの場合は、600℃ 付近の温度が最も短時間でBMDが多発しかつBMDが 低減する現象があらわれるという図3の結果より、核形 成速度が最大となるのはほぼ600℃となる。

【0027】図4および図5は低温熱処理時間が長くなるにつれて析出核密度及びBMD密度がどのように変化するかを示したものである。図4、5において縦軸は析出核及びBMD密度を、横軸は低温(析出核形成)熱処40理時間を表す。図中の点線は低温熱処理によって形成される析出核密度を、実線は低温熱処理後に一定条件での中温熱処理(例えば1000℃、8h)を加えた後のBMD密度を表す。ハッチングで示した部分はBMDが多発(例えばBMD密度1×1010/cm³以上)する領域である。600℃の低温熱処理では析出核形成速度が大きいため、図4に示すように析出核密度は時間とともに急激に増大し、短時間でBMD成長に対する限界密度(Dc)を超える。析出核密度がDcを超えると、格子間酸素濃度は有限であるため、個々の析出核のサイズは50

小さくなる。結果として中温熱処理を経てBMDに成長することができる臨界サイズ以上の析出核密度が減少することになり、BMD密度は減少する。一方、700℃の低温熱処理では、析出核形成速度が小さいため図5に示すように、低温熱処理時間が増大したとしても析出核密度はDcを超えず、中温熱処理後のBMD密度も低温熱処理時間とともに増大する。

【0028】図6および図7は、P/P+ エピウェーハの酸素析出挙動を模式的に示す概念図である。核形成温度が600℃(図6)では、熱処理が長時間化することにより析出核は高密度に形成されるが、中温熱処理を経て観察されるBMD密度は低下する。析出核が高密度に形成されると、基板中の酸素量は一定であるため個々の析出核に集まる酸素量が減少し、析出核のサイズが小さくなる。従って、後続の中温熱処理によって成長できる析出核が減少する。すなわち、中温の熱処理を経て形成されるBMD密度が減少するのである。一方、低温熱処理温度が700℃(図7)においては、図示のような状態となる。

【0029】前述したように、従来はBMD密度は析出 核密度の増加に伴って増加するものと思われていた。し かし今回、析出核がある限度を超えて高密度に形成され るとBMD密度が減少に転じることが明らかとなった。 これは従来予想し得なかった新たな知見であり、本発明 はこの知見に基づいてBMD密度の制御を図ろうとする ものである。

【0030】本発明の本質的な点は、析出核密度を制御することである。従って、重要なことは析出核を限界密度以上に高密度に形成するようにすることである。このためには2段階熱処理に限らず、複数の熱処理を組み合わせたり、デバイスプロセス中の熱処理を利用することもできる。

【0031】このようにしてP/P⁺ エピウェーハのB MD密度を制御し、ウェーハ特性及びデバイス特性のB MD密度依存性を調べた。

【0032】後述する製造例の結果に示されているように、基板中のBMD密度が高くなると基板の機械的強度が劣化する(図8)。BMDが多発するとプロセス条件によってはスリップが発生し、デバイスの歩留まりを低下させる(図9、図10)ため、BMD密度を制御する必要があった。P/P+エピウェーハではBMD密度を1×10¹⁰個/cm³以下に抑えることによってスリップの発生を防ぐことができる。一方、BMD密度が低すぎると図12に示すように不純物汚染によりエピ層のライフタイムが低下するなど、ゲッター効果がいきおい乏しくなり、デバイスプロセス中の汚染によるデバイス不良が発生する。このため、BMD密度としては1×106個/cm³以上が必要である(図12)。本発明の方法によれば、BMD密度を1×106個/cm³~1×10¹⁰個/cm³の範囲で制御することができ、機械強

8

度にすぐれ、かつ、必要十分なゲッター能力も有するP /P+ エピウェーハを得ることができる。

【0034】ここで重要なことは、熱処理の温度と時間が上述した特定の条件を満たしていることである。BM D形成熱処理はデバイス製造プロセスへの投入前に行ってもよいし、デバイス製造プロセスの熱工程を用いてもよい。また、ウェーハ加工工程中に行なってもよい。熱処理を分割して行うことも可能である。中温熱処理によってBMDを一定の大きさ以上に形成すれば、その後の低温熱工程での新たな析出核の発生はなく、デバイスプロセス中も一度形成されたBMD密度を保つことができる。

【0035】なお、低温熱処理温度が900℃以上、或いは500℃未満では酸素析出が起こらないためBMD 密度は非常に低くなってしまい、実用に供し得ないので 好ましくない。

【0036】また、ボロン濃度が3×10¹⁹cm⁻³以上ではエピ層、基板間の格子歪みが大きくなりすぎ、エピ層、基板界面にミスフィット転位が導入されてしまい問題がある。CZ法では基板酸素濃度が2×10¹⁸cm⁻³以上の結晶は均一性等の点から問題があり、実用に供し得ない。

[0037]

【実施例】1×10¹⁸ a t o m s / c m³ 以上のボロン 高濃度含有ウェーハを用いたP/P⁺ エピタキシャルウ ェーハに特定の熱処理を行うことによりBMDを制御し た製造例について例示する。

[実施例1] C Z 法により作成した、基板抵抗率10m 40 Ω c m (ボロン濃度 1×10^{19} a t o m s / c m 3)、酸素濃度 1.1×10^{18} a t o m s / c m 3 の P^+ 基板上に、 3μ mのエピ層を成長させた P/P^+ エピウェーハに、拡散炉を用いて乾燥酸素雰囲気中で温度600%で15h、続いて1000%にて8h(600%、15h+1000%、8h)の熱処理を加えた後、通常のプロセスで64MDRAMを試作した。

〔実施例2〕実施例1と同様のP/P+ エピウェーハ に、拡散炉を用いて乾燥酸素雰囲気中で600℃、10 hの熱処理を加えた後に、通常のプロセスで64MDR 50

AMを試作した。

[実施例3] 実施例1と同様のP⁺ ウェーハのウェーハ 加工プロセスにおいて、SiH₄を用い、600℃、4 hの熱CVD処理で多結晶シリコン膜を1μm厚堆積し、さらに窒素雰囲気中で600℃、6hの熱処理を加えた後、ミラー加工を施し、3μmのエピ層を成長させて、裏面多結晶シリコン膜付P/P⁺ エピウェーハを作成した。この裏面多結晶シリコン膜付P/P⁺ エピウェーハを用いて通常のプロセスで64MDRAMを試作し10 た。

[実施例4] C Z 法により作成した、基板抵抗率 10m Ω c m(ボロン濃度 1×10^{19} a t o m s / c m³)、酸素濃度 1.1×10^{18} a t o m s / c m³ の P + ウェーハに、拡散炉を用いて 650 \mathbb{C} 、 20h の熱処理を加えた後に、エピ層形成を行って P/P + エピウェーハとし、通常のプロセスで 64 MD R AMを試作した。

[実施例5] 実施例1と同様のP/P+ エピウェーハを64MDRAMを作成するデバイスプロセスに投入し、10nm厚の熱酸化膜を形成した後、窒素雰囲気中で600℃、10hの熱処理を行った。その後再び通常のデバイスプロセスに戻し、64MDRAMを試作した。

[実施例6] 実施例1と同様のP/P+ エピウェーハに 拡散炉を用いて乾燥酸素雰囲気中で600℃、10h+ 1000℃、8hの熱処理を加えた後に通常のプロセス で64MDRAMを試作した。

[実施例7] 実施例4と同様のP+ ウェーハに拡散炉を 用いて560℃、20h+1000℃、8hの熱処理を 加えた後に、エピ層形成を行ってP/P+ エピウェーハ とし、通常のプロセスで64MDRAMを試作した。

[実施例8] 実施例3と同様のP+ ウェーハ加工プロセスにおいて、SiH4を用い、600℃、4hの熱CVD処理で多結晶シリコン膜を1μm厚堆積した後、ミラー加工を施し、3μmのエピ層を成長させて、裏面多結晶シリコン膜付P/P+エピウェーハを作成した。この裏面多結晶シリコン膜付P/P+エピウェーハに650℃、8hの熱処理を加えた後、通常のプロセスで64DMRAMを試作した。

[比較例1] 実施例1と同様のP/P+ エピウェーハに 拡散炉を用いて乾燥酸素雰囲気中で700℃、3h+1 000℃、8hの熱処理を加えた後に通常のプロセスで 64MDRAMを試作した。

[比較例2]実施例1と同様のP/P+ エピウェーハをデバイスプロセスに投入し、酸化膜を堆積するプロセス(700℃、3h相当の熱処理)を経た後に窒素雰囲気中で1000℃、8hの熱処理を行った。その後再び通常のデバイスプロセスに戻し、64MDRAMを試作した。

〔比較例3〕実施例1と同様のP/P+ エピウェーハに拡散炉を用いて、乾燥酸素雰囲気中で600℃、3h+1000℃、8hの熱処理を加えた後、通常のプロセス

で64MDRAMを試作した。

〔比較例4〕実施例1と同様のP/P+ エピウェーハに 拡散炉を用いて、乾燥酸素雰囲気中で650℃、5h+ 1000℃、8hの熱処理を加えた後、通常のプロセス で64MDRAMを試作した。

[比較例5] 実施例1と同様のP/P+ エピウェーハに 拡散炉を用いて、乾燥酸素雰囲気中で700℃、7h+ 1000℃、8hの熱処理を加えた後、通常のプロセス で 6 4 M D R A M を 試作 した。

〔比較例6〕 実施例1と同様のP/P+ エピウェーハに 10 拡散炉を用いて、乾燥酸素雰囲気中で600℃、3hの 熱処理を加えた後、デバイスプロセスに投入した。

〔比較例7〕実施例1と同様のP/P+ エピウェーハに 拡散炉を用いて、乾燥酸素雰囲気中で650℃、7h+ 1000℃、12hの熱処理を加えた後、デバイスプロ セスに投入した。

〔従来例1〕特別の熱処理を実施しなかったこと以外は 実施例1と同様方法でP/P+ エピウェーハを用いて6 4MDRAMを試作した。

[従来例2]特別の熱処理を実施しなかったこと以外は 20 実施例1と同様方法でP/P+ エピウェーハにおいて、 基板初期酸素濃度が5. 0×10¹⁷ a t o m s / c m³ と低酸素濃度のウェーハを用いて64MDRAMを試作 した。

BMD密度の評価

図1、2および3にも示したとおり、P/P+ エピウェ 一ハでは低温熱処理の温度や時間を変えることによって BMDを制御することができる。実施例1~8は図3で いえば領域Aの熱処理条件に相当する熱処理を加えた場 合である。比較例1、2は領域Bの場合に相当し、3~ 7はA、B領域外の熱処理を加えた場合である。従来例 ではBMD形成のための熱処理は特に加えていない。

【0038】下記表1は実施例、比較例および従来例に ついて、デバイスプロセス終了後のBMDを評価したも のである。

[0039]

【表1】

		BMD密度	BMDサイズ(a, u,)
実施例	1	$8 \times 10^7 / cd$	3 8
ĺ	2	$2 \times 10^7 / cd$	3 6
}	3	4×10 ⁷ /cm²	3 4
	4	4×108/cm²	4 8
	5	3×10 ⁷ /cm²	3 6
	6	1×10 ¹⁰ /cm²	68
	7	$2 \times 10^8 / cd$	102
	8	8×10 ⁹ /cd	3 9
比較例	1	6×10 ⁹ /cm²	112
	2	9×10 ⁹ ∕æi	98
!	3	2×10^{10} /cm	7 8
1	4	4×10^{10} / cal	97
	5	5×10^{10} / cm ²	132
	6	6 × 1 0 10/cm²	48
	7	3×10^{10} / cm ²	83
従来例	1	8×10 ¹⁰ /cm²	2 8
	2	$2 \times 10^6 / cd$	110

BMD密度の評価にはTEM及びIRトモグラフを用 い、サイズの評価にはIRトモグラフを用いた。実施例 では比較例や従来例1に比べてBMD密度が低く抑えら れており、また熱処理の温度や時間を変えることによっ てBMD密度が広い範囲で制御されていることがわか る。

【0040】また、表1はBMDサイズについても制御 可能であることも示している。今後の高集積デバイスで は、デバイスプロセスの低温化、短時間化によりBMD 密度及びBMDサイズ制御が必要となってくる。本発明 によってBMDサイズについても制御可能である。

【0041】実施例1、2、4、6、7では酸素あるい は酸素雰囲気中での熱処理の例を示したが、雰囲気に関 してはこれに限定されるものではない。また、熱処理を 行う装置に関しても限定されない。前述したように本発 明においては、処理温度および処理時間が特定の条件を 40 満たすことが肝要である。そして、熱処理を行う時期に ついても、デバイスプロセス投入前に限定されるもので はない。たとえば、実施例5に示すようにデバイスプロ セス中の熱工程を利用することも可能である。また、実 施例3、8に示すようにBSP形成やDK(ドナーキラ ー) などのウェーハ製造工程中の熱工程を利用すること も可能である。この点、本発明によれば、デバイスプロ セスやインゴット状態での加熱を始めウェーハ製造工程 をも含めた熱工程において、利用できる工程を利用し、 必要な熱処理を加え、総合的に製造プロセスを計画する 50 ことができるので、幅広いデバイスプロセスに適用可能

į.

12

である。

【0042】実施例、比較例、従来例によって試作された64MDRAM或いはP/P+ エピウェーハの特性を調べた。その結果、図14に示すように実施例では従来例1に比べて転位発生率が著しく減少し、歩留まりも良好であるという結果を得た。本発明によってBMD密度を抑制したことが転位発生率を減少させ、歩留まりの向上という効果をもたらしたためである。

【0043】このような結果を得た背景として、BMD 密度と機械強度及びゲッタリング能力の関係について説 10 明する。図8及び図11に機械強度及びゲッタリング能力のBMD密度依存性を示す。

【0044】機械強度の指標としては最大分解せん断応力を用いることができ、値が大きいほど機械強度が強いことを示す。図8より、BMD密度が増えるにつれて機械強度が低下することがわかる。デバイスプロセスに必要な強度確保し、転位発生率を抑えるためには、図9および図10に示すようにBMD密度1×10¹⁰個/cm3以下とすることが必要である。図11では、ゲッタリング能力の指標として、強制汚染+熱処理後のエピ層ライフタイムのBMD密度依存性を示している。エピ層中のライフタイムが高いほどP+基板のゲッタリング能力が高いことを表す。BMD密度が増加するにつれてライフタイムが伸び、ゲッタリング能力が上がることがわかる。ライフタイムが極端に低い場合には図12に示すようにデバイス不良が発生するため、BMD密度は1×106個/cm3以上にする必要があることがわかる。

【0045】このように、本発明の方法によれば機械強度及びゲッター能力的に良好な基板を得ることができる。

[0046]

【発明の効果】図8に示されているように、基板の機械 強度はBMD密度が高くなるにつれて劣化し、デバイス 工程中での転位発生率はBMD密度が1×1010/cm3を超えると急激に上昇することがわかる(図9、図10)。従って基板の機械的強度を保ち、転位発生を防止するためにはBMD密度を1×1010/cm3以下に抑える必要がある。一方、ゲッタリングの面からは、BMDが1×106/cm3以上形成されていることが必要である。しかし、高濃度ボロン含有基板では酸素析出が 40起こり易いため、BMDを制御することは従来技術では非常に困難であったことは既に述べた通りである。本発明は、このような高濃度ボロン含有基板において簡便に BMD密度を制御しようとするものである。

【0047】本発明によれば、P/P+ エピウェーハでは析出核形成条件によってBMD密度、サイズを変化させることが容易にできる。とくに、500℃~690℃の温度領域において、特定の条件を満足する長時間の熱処理を加えることにより、BMDの形成を効果的に抑制することができる。

【0048】また、本発明による不等式(A)に従った 熱処理によりBMDを1×1010個/cm³・以下の任意 の範囲で制御することが可能となり、BMDの多発を防 止し、BMD密度やサイズを最適状態に制御することが でき、デバイスの不良率を低減して歩留まりの向上を図 ることができる。

【0049】また、低温、長時間の熱処理によってBM D密度を抑制する本発明の原理は、析出核を過剰に形成させることによってその成長を抑えることにある。従って、熱処理の形式は限定されない。したがって、ウェーハ加工工程やデバイスプロセスの熱工程を利用することも可能である。いくつかの熱処理を組み合わせることもできる。

【0050】本発明に係る方法によれば、BMDを中~低密度(1×10¹⁰~1×10⁶個/cm³)に抑えることによって機械強度に優れた半導体基板を得ることができる。また、熱処理温度と時間を変えることによってBMD密度を制御することもできる。機械強度の観点からはできるだけ低密度のBMDがよく、ゲッタリングの観点からは高密度のBMDが必要となるが、本発明の方法によれば、機械的強度、ゲッタリング力のどちらを優先するかに応じて、製造するデバイスの種類、製造ラインの清浄度レベルに鑑みて自由に選択することができる。

【図面の簡単な説明】

【図1】 P/P+ エピウェーハにおけるBMD密度の低温熱処理依存性を示す図。

【図2】P/P+ エピウェーハにおけるBMDサイズの 低温熱処理依存性を示す図。

30 【図3】P/P+ エピウェーハにおけるBMD密度の低 温熱処理温度及び時間依存性を示す図。

【図4】 P/P+ エピウェーハにおける酸素析出挙動を 説明する図。

【図5】 P/P+ エピウェーハにおける酸素析出挙動を 説明する図。

【図6】 P/P+ エピウェーハにおける酸素析出挙動を 説明する概念図。

【図7】P/P+ エピウェーハにおける酸素析出挙動を 説明する概念図。

) 【図8】最大分解せん断応力(機械強度)のBMD密度 依存性を示す図。

【図9】デバイスにおける転位発生率のBMD密度依存性を示す図。

【図10】デバイスにおける歩留まりのBMD密度依存性を示す図。

【図11】エピ層ライフタイム(ゲッター能力)のBM D密度依存性を示す図。

【図12】デバイスにおけるリーク系不良率のBMD密 度依存性を示す図。


50 【図13】BMD形成抑制効果のボロン濃度依存性を示


す図。 【図14】実施例、比較例、従来例によって試作した6


4MDRAMの平均転位発生率と平均歩留まりを示す。

【図4】












【図5】


【図3】
















【図9】





【図12】



【図8】

【図11】





【図13】

【図14】

